Регистровая оперативная память. Registered DIMM: основные моменты

Всем известно, что в современных вычислительных устройствах есть оперативная память, где информация хранится только во время работы. Выполнена оперативная память в виде модулей с микросхемами (чипами), имеющих набор ячеек для хранения битовой информации. Каждая ячейка памяти предназначена для хранения нуля или единицы. 8 таких ячеек хранят 8 бит (это уже 1 байт). Изготавливаются такие чипы на основе полупроводников. Но реализация модулей и ПК имеет ряд серьезных различий, которые мы и рассмотрим в этой статье.

Память с контролем чётности.

На раннем этапе развития компьютерной техники ещё не очень хорошо была развита технология производства полупроводниковых элементов. Поэтому существовала вероятность потери информации при записи в какую-либо ячейку памяти: записывали в неё единичку, а она и не записалась (остался ноль). Чтобы хоть как-то контролировать процесс записи в память, была придумана простая технология проверки данных.

Перед записью одного байта (8 бит) вычислялась сумма всех бит в этом байте. Но запоминалась не вся контрольная сумма (для экономии памяти), а только её последний бит, значение которого (ноль или единица) запоминалось в специально отведённом для него месте. Значение этого бита (0 или 1) зависело от того, чётная или нечётная сумма битов получалась при сложении. Поэтому этот бит стали называть битом чётности (parity bit).

После записи исходного байта в ячейки памяти высчитывалась сумма бит такого сохранённого байта, и чётность этой суммы сравнивалась с предыдущей (значение которой сохранено в бите чётности). Если чётности контрольных сумм совпадали, то считалось, что запись в память выполнена успешно. А если не совпадали, то генерировалось сообщение об ошибке. Эта технология получила название контроль чётности.

Память без контроля чётности.

Со временем стали появляться более надёжные микросхемы. Вероятность возникновения ошибок в них становилась меньше. Одновременно происходило и удешевление электронных компонентов. Производство и продажи компьютеров приобрели массовый характер. Для некоторых пользователей ошибки в работе компьютеров были не критичными. Поэтому на рынок стали выпускаться модели, в которых использовалась память без контроля чётности. Избавление от "лишнего" девятого бита (на каждый байт) и "лишних" затрат на вычисление контрольных сумм позволило несколько снизить стоимость компьютеров и сделать их доступными для широких масс потребителей. Такие компьютеры стали очень популярны среди настольных (desktop) систем.

Однако, в отдельных отраслях производства, системах военно-оборонного значения и банковской сфере недопустимость ошибок в вычислительных системах остается одной из важнейших задач.

Память с контролем и коррекцией ошибок.

Технология контроля чётности не является совершенной. Она неспособна обнаружить, например, "пропадание" одновременно 2-х битов (чётность в таком случае не меняется). Поэтому решено было каждый, записываемый в память бит данных, включать не в одну контрольную сумму, а в несколько. При такой системе контроля стало возможным обнаруживать одновременно несколько ошибок, их адреса, и, кроме того, исправлять эти ошибки. Такая технология получила название Error Correction Code (ECC), так как вычислялся код, позволяющий корректировать ошибки.

Конечно, для хранения контрольных сумм требуются дополнительные регистры, что делает такие модули памяти более дорогими, но в целом, системы на основе памяти с ECC являются более отказоустойчивыми. Наибольшее применение такие модули памяти получили в серверных системах.

Память с контролем чётности и технологией ECC может применяться как в серверных, так и в настольных системах. В первом случае это оправдано важностью решаемых задач (где цена малейшей ошибки очень велика), а во втором не всегда целесообразно (с экономической точки зрения: ведь для использования модулей с контролем ошибок необходимо иметь более дорогую материнскую плату, поддерживающую эту технологию, иначе контроль ошибок просто не будет выполняться).

Буферизованная память (buffered memory).

В вычислительных системах управление записью/чтением в память и из неё осуществляется специальным контроллером памяти. Этот контроллер должен иметь доступ ко всем ячейкам памяти и обеспечивать передачу информации от шины к памяти и обратно. В настольных системах часто используются процессоры со встроенным контроллером памяти. Некоторыми недостатками такой реализации являются следующие:

Контроллер один, а контролировать надо много ячеек памяти - есть ограничение на количество одновременно обслуживаемых банков памяти при сохранении высокого быстродействия;

По одной шине данных от процессора или других компьютерных компонентов надо передавать и управляющие команды и данные - ко всем используемым модулям памяти (растет нагрузка на шину).

Чтобы улучшить ситуацию, решено было часть функций контроллера реализовать в каждом модуле памяти. Для этого в модуль памяти интегрируется специальный чип, выполняющий роль буфера, который принимает от центрального процессора команды управления и установки адресов (в этом случае поток данных в память идет по шине параллельно потоку команд). Так появилась буферизованная память (buffered memory).

Позже в этом буфере стали реализовываться функции коррекции ошибок (ECC), а также появилась возможность наращивания памяти без дополнительной нагрузки для шины данных. Дополнительные чипы для реализации буфера стали называться регистрами, а сама память - регистровой памятью (registered memory).

Со временем появились и полностью буферизованные модули памяти (FB - fully buffered), в буфер (регистр) которых стали передаваться последовательно в одном потоке не только сигналы управления, но и данные. При использовании промежуточного буфера происходит некоторое замедление в работе памяти, потому что для записи в буфер требуется один промежуточный такт.

Стоит такая память намного дороже нерегистровой (unregistered) за счёт наличия дополнительной микросхемы регистра и использования сложных технологий. Но, из-за своей эргономичности, возможности наращивания объёма, а также из-за контроля над ошибками, широко используется в серверных системах, где очень важна стабильная и безошибочная работа с большими объёмами данных.

Вопросы совместимости.

Буферизованные модули памяти на ранних стадиях своего развития использовались как в настольных, так и серверных системах, но появление регистровой памяти исключило возможность использования её в ПК.

В настольных системах использование регистровой памяти нецелесообразно (избыточная дороговизна), да и зачастую невозможно, поскольку большинство материнских плат, используемых в десктопах не имеют поддержки регистровой памяти. Материнские платы, используемые в современных серверных системах, наоборот, рассчитаны на работу только с регистровой памятью, поскольку наращивание мощности (без изменения платформы) и возможность контроля над ошибками - для серверов более важный фактор, чем стоимость.

Регистровая память (registered, буферизованная, buffered) – вид оперативной памяти, модули которой содержат регистр между микросхемами памяти и контроллером памяти. Обычно используется в системах, требующих масштабируемости и отказоустойчивости. Наличие регистров уменьшает электрическую нагрузку на контроллер памяти, что позволяет устанавливать большее количество модулей памяти на один канал. Таким образом, обеспечение максимального объема памяти, поддерживаемого современными процессорами, возможно только при использовании регистровой памяти

Регистровые модули (RDIMM) необходимы для установки большого объема оперативной памяти по сравнению с небуферизованной памятью DIMM (UDIMM). Стоит учитывать, что модули UDIMM – неважно, с поддержкой ECC или без нее, – не могут работать совместно с RDIMM, причем в некоторых случаях попытка совместить такую память может привести к выходу из строя материнской платы либо модулей памяти. Поэтому, выбирая память, необходимо сразу брать регистровые модули, так как в случае модернизации не придется заменять всю память сервера. Максимальные значения объема памяти, ее частоты и количество модулей приведены в таблице ниже. Также здесь представлена информация о :

Преимущества регистровой памяти прекрасно демонстрируют серверные материнские платы, например SuperMicro X9DR3-LN4F+, на которой имеется 24 слота памяти, по 12 на каждый процессор. Так как процессоры для данной платы поддерживают четырехканальную память, получаем три модуля на канал. Для сравнения – платы для похожих процессоров, не поддерживающих регистровую память, имеют максимум восемь слотов памяти.

Регистровая память , илиСОЗУ (сверх ОЗУ), обладает наибольшим быстродействием. Объем памяти СОЗУ очень мал.Регистровая -хранит операнды,коды операций,результаты . В состав блока регистров общего назначения входят 4 шестнадцатиразрядных регистраAX, BX, CX, DX. AX -операции умножения, деления и преобразования десятичной коррекции , участвует во всех операциях ввода вывода в качестве источника или приемника;BX -источник базового адреса .CX –счетчик в командах сдвигов и зацикливания ;DX неявным образом адресуется в командах умножения и деления, и кроме того содержит адрес порта ввода вывода при косвенно-регистровой адресации. РегистрыSP, BP, SI, DI предназначены для обеспечения косвенную адресацию и динамическое вычисление исполнительных адресов .

Регистр флагов хранит признаки результатов выполнения арифметических и логических операций и управляющие биты.

Каждый из регистров имеет уникальную природу и предоставляет определенные возможности, которые другими регистрами или ячейками памяти не поддерживаются.

Регистры общего назначения процессора используются в операциях большинства инструкций в качестве источника или приемника при перемещении данных и вычислениях, указателей на ячейки памяти и счетчиков. Каждый регистр общего назначения может использоваться для хранения значения, в арифметических и логических операциях; между регистром и памятью может выполняться обмен (запись из регистра в память и наоборот).

Регистры особого назначения:

32-64-128– разрядные;

хранение адресов, операндов, результатов;

Регистр указателя команд

Регистр флагов

Время доступа » нсек

Кэш-память - согласует процессор с оперативной памятью.

Cache-level1-128 КБ, на кристалле CPU, работает с тактовой частотой

CPU.Cache-level2-2-6-МБ,работает с частотой общей шины

Кэш - промежуточный буфер с быстрым доступом, содержащий копию той информации, которая хранится в оперативной памяти с менее быстрым доступом, но с наибольшей вероятностью может быть оттуда запрошена

Принцип локальности программ:

Принцип пространственной локальности велика вероятность, что программа обратится к следующей ячейке за той, к которой обращается сейчас, поэтому целесообразно считывать блок ячеек

Принцип временной локальности вероятно, что программа вскоре обратится к тем же данным, поэтому целесообразно хранить данные в Кэш некоторое время

Оперативная ОЗУ : С точки зрения физического принципа действия различают динамическую память (DRAM) и статическую память (SRAM).

Ячейки статической памяти (SRAM) можно представить как электронные

микроэлементы – триггеры, состоящие из нескольких транзисторов. В триггере хранится не заряд, а состояние (включен/выключен ), поэтому этот тип памяти обеспечивает существенно более высокое быстродействие, хотя технологически он сложнее и,соответственно, дороже.

Микросхемы динамической памяти используют в качестве основной оперативной памяти компьютера. Микросхемы статической памяти используют в качестве кэш-памяти.

Микросхемы статистического типа-триггера (переход из состояния в состояние возможен только при подаче сигнала на опр-й вход.статистич.пам.-4 триггера).

Микросхемы динамического типа – конденсаторы (зарядка конд. до соотв. напряжения=1,разрядка до сост. близкого к нулю=0.Необходима подзарядка,т.к. время хранения заряда ограничено).

Верхняя пам.>640 КБ(для передачи изображения на экран,хранения драйверов, загрузки, тестирования).

Нижняя<640 КБ (прикладные программы, ОС). Предназначена для временного хранения данных и команд, необходимыхпроцессорудля выполнения им операций.

Оперативная память передаёт процессору данные непосредственно, либо через кэш-память. Каждая ячейка оперативной памяти имеет свой индивидуальный адрес.ОЗУ может изготавливаться как отдельный блок или входить в конструкцию однокристальнойЭВМилимикроконтроллера.

Время доступа » 50 нсек

Постоянная память предназначена для хранениянеизменной информации. Эта информация заносится вмикросхему постоянной памяти заводом-изготовителем компьютера. В постоянной памяти современных компьютеров находится BIOS - BIOS- базовая система ввода/вывода. В состав BIOS входят программа самотестирования компьютера при его включении, драйвера некоторых устройств (монитора, дисковых накопителей информации и пр.) а также программа загрузки с дисковых устройств операционной системы. Питание от батарейки. В процессе эксплуатации компьютера содержимое постоянной памяти как правило не изменяется, хотя в последнее время устанавливаются flash-микросхемы, которые можно перепрограммировать не вынимая из компьютера.

5.Внешняя -длительное хранение

Внешняя память:

Накопители на магнитных дисках

Накопители на оптических дисках

Можно выделить три основных вида памяти, используемой в микроконтрол­лерах:

● память программ, которая представляет собой постоянную память, пред­назначенную для хранения программного кода и констант. Эта память не из­меняет своего содержимого в процессе выполнения программы;

● память данных, предназначенная для хранения переменных (результатов) в ходе выполнения программы;

● регистровая память, состоящая из внутренних регистров микроконтроллера. Рассмотрим особенности каждого из перечисленных видов памяти.

Память программ.

Необходимость такой памяти вызвана тем, что микроконт­роллер не содержит таких устройств памяти, как винчестер в компьютере, с кото­рого загружается исполняемая программа. Поэтому код программы должен по­стоянно храниться в микроконтроллере.

Все типы памяти программ относятся к энергонезависимой памяти, или постоянной памяти (ПЗУ), содержимое которой сохраняется после выключения питания микроконтроллера.

В процессе выполне­ния программа считывается из этой памяти, а блок управления (дешифратор команд) обеспечивает ее декодирование и выполнение необходимых операций. Содержимое памяти программ не может меняться (перепрограммироваться) во время выполнения программы. Поэтому функциональное назначение микроконт­роллера не может измениться, пока содержимое его памяти программ не будет стерто (если это возможно) и перепрограммировано (заполнено новыми коман­дами).

Следует обратить внимание, что разрядность микроконтроллера (8, 16 или 32 бит) указывается в соответствии с разрядностью его шины данных.

Когда го­ворится, что устройство является 8–разрядным, это означает разрядность дан­ных, которые способен обрабатывать микроконтроллер.

В Гарвардской архитектуре команды могут иметь большую разрядность, чем данные, чтобы дать возможность считывать за один такт целую команду. Напри­мер, микроконтроллеры PIC в зависимости от модели используют команды с раз­рядностью 12, 14 или 16 бит. В микроконтроллерах AVR команда всегда имеет разрядность 16 бит. Однако все эти микроконтроллеры имеют шину данных раз­рядностью 8 бит.

В устройствах с Принстонской архитектурой разрядность данных обычно оп­ределяет разрядность (число линий) используемой шины. В микроконтроллерах Motorola 68НС05 24–разрядная команда размешается в трех 8–разрядных ячейках памяти программ. Для полной выборки такой команды необходимо произвести три цикла считывания этой памяти.

Выделим и рассмотрим пять типов энергонезависимой резидентной памяти, или постоянных запоминающих устройств (ПЗУ), используемых для хранения про­грамм.

Масочная память.

Масочные ПЗУ (Mask–ROMили просто ROM) изготавли­ваются на этапе производства микроконтроллеров для полностью отлаженной программы. На стеклянном фотошаблоне при использовании программы созда­ется рисунок маски. Полученный фотошаблон с маской используется для форми­рования соединений между элементами, из которых состоит память программ.

Первые масочные ПЗУ появились в начале 1960–х годов и находят применение до настоящего времени благодаря таким достоинствам как низкая стоимость при массовом производстве изделий и высокая надежность хранения программ.

Недостатки масочных ПЗУ - любое изменение прикладной программы связано со значительными затратами средств и времени на создание нового комплекта фотошаблонов и их внедрение в производство.

Однократно программируемая память.

Эта память (One–Time Program­ mable ROM - OTPROM) программируется пользователем и в исходном состоянии содержит ячейки с единичными битами. Программированию подлежат только те ячейки памяти, содержимое которых должно принять значение 0. Для этого на ячейку памяти подают последовательность импульсов повышенного напряжения.

Уровень напряжения, число импульсов и их временные параметры должны строго соответствовать техническим условиям. После записи нуля восстановить единич­ное значение невозможно. По этой причине память получила название однократ­но программируемых ПЗУ. Однако следует указать на возможность допрограммирования (не тронутых) ячеек с единичными битами.

Микроконтроллеры с одно­кратно программируемым ПЗУ используются в изделиях, выпускаемых небольши­ми партиями.

Репрограммируемая память с ультрафиолетовым стиранием.

Ячейка памяти с ультрафиолетовым стиранием (Erasable Programmable ROM - EPROM) представляет собой ЛИПЗМОП (лавинно–инжекционный с плавающим затвором) транзистор. В исходном состоянии (до записи) при обращении к ячей­ке считывается логическая единица. Программирование памяти сводится к запи­си в соответствующие ячейки логических нулей. Память ЕР ROM допускают много­кратное программирование, технология которого подобна технологии однократно программируемых ПЗУ.

Перед каждым сеансом программирования выполняется операция стирания для восстановления исходного состояния ячеек памяти. Для этого в корпусе мик­роконтроллера предусмотрено специальное окно, которое облучается ультрафио­летовыми лучами. Число сеансов стирания/программирования ПЗУ составляет 25–100 раз при соблюдении технологии программирования (заданные значения питающих напряжений, число и длительность импульсов) и технологии стирания (волновой диапазон источника ультрафиолетового излучения).

Микроконтролле­ры с памятью EPROM из–за высокой стоимости применяются в опытных образцах разрабатываемых приложений.

Для уменьшения цены микросхемы EPROM заклю­чают в корпус без окошка (версия EPROM с однократным программированием). Благодаря снижению стоимости версии EPROM часто используются вместо масочно–программируемых ROM.

Репрограммируемая память с электрическим стиранием.

В ка­честве элемента памяти с электрическим стиранием (Electrically Erasable Pro ­grammable ROM - EEPROM или E2 PROM) используется транзистор со структурой МНОП (Металл, Нитрид кремния, Окисел кремния, Полупроводник), благодаря чему ПЗУ имеет сравнительно низкую стоимость (по отношению к EPROM) и до­пускает максимальное число циклов стирания/программирования 10 4 –10 6 . Кроме того, технология программирования памяти EEPROM позволяет реализовать побайтное стирание и побайтное программирование, не снимая контроллер с платы, что позволяет периодически обновлять его программное обеспечение.

Несмотря на указанные достоинства, этот тип памяти не получил широкого распространения для хранения программ по двум причинам:

● ПЗУ типа EEPROM имеют ограниченную емкость;

● появились ПЗУ типа FLASH , которые имеют близкие пользовательские харак­теристики, но более низкую стоимость.

Память типа FLASH.

Электрически программируемая и электрически сти­раемая память типа FLASH (FLASH ROM) создавалась как альтернатива между де­шевыми однократно программируемыми ПЗУ большой емкости и дорогими EEPROM ПЗУ малой емкости. Память FLASH (как и EEPROM) сохранила возмож­ность многократного стирания и программирования.

Из схемы ПЗУ изъят тран­зистор адресации каждой ячейки, что, с одной стороны, лишило возможности программировать каждый бит памяти отдельно, с другой стороны, позволило уве­личить объем памяти. Поэтому память типа FLASH стирается и программируется страницами или блоками.

Таким образом, функционально FLASH –память мало отличается от EEPROM. Основное отличие состоит в способе стирания записанной информации: если в EEPROM–памяти стирание производится отдельно для каждой ячейки, то во FLASH –памяти - целыми блоками. В микроконтроллерах с памятью EEPROM при­ходится изменять отдельные участки программы без необходимости перепро­граммирования всего устройство.

В настоящее время МК с FLASH начинают вытеснять МК с однократно про­граммируемым (и даже масочным) ПЗУ.

Программирование ПЗУ.

Отметим, что Mask ROM –память программируется только в заводских условиях при изготовлении МК. Память типа OTPROM и EPROM предоставляет разработчику возможности программирования с исполь­зованием программатора и источника повышенного напряжения, которые под­ключаются к соответствующим выводам МК.

Память EEPROM и FLASH относится к многократно программируемой, или репрограммируемой, памяти. Необходимое для стирания/программирования по­вышенное питания создается в модулях EEPROM и FLASH –памяти со­временных контроллеров с помощью встроенных схем усиления напряжения, на­зываемых генераторами накачки. Благодаря реализации программного управления включением и отключением генератора накачки появилась принципиальная возможность осуществить программирование или стирание ячеек памяти FLASH и EEPROM в составе разрабатываемой системы. Такая технология программиро­вания получила название программирования в системе (In System Programming - ISP).

Она не требует специального оборудования (программаторов), благодаря чему сокращаются расходы на программирование. Микроконтроллеры с ISP–па­мятью могут быть запрограммированы после их установки на плату конечного из­делия.

Рассмотрим, как реализуется (и используется) возможность программирова­ния EEPROM–памяти под управлением прикладной программы. Если программу с алгоритмом программирования хранить в отдельном модуле памяти с номи­нальным питающим напряжением, а EEPROM–память снабдить генераторами накачки, то можно произвести ISP–программирование EEPROM –памяти. Данное обстоятельство делает EEPROM –память идеальным энергонезависимым запоми­нающим устройством для хранения изменяемых в процессе эксплуатации изде­лия настроек пользователя. В качестве примера можно привести современный телевизор, настройки каналов которого сохраняются при отключении питания.

Поэтому одной из тенденций совершенствования резидентной памяти 8–раз­рядных МК стала интеграция на кристалл МК двух модулей энергонезависимой памяти: FLASH (или OTP) - для хранения программ и EEPROM - для хранения перепрограммируемых констант.

Рассмотрим технологию (ре)программирования FLASH –памяти с встроенным генератором накачки под управлением прикладной программы. Прежде всего, отметим два обстоятельства:

● если для хранения перепрограммируемых констант в МК встроена память EEPROM, то попрограммирование нескольких бит FLASH –памяти при эксплуа­тации готового изделия не имеет смысла. При необходимости лучше сразу использовать режим репрограммирования;

● не следует программу программирования FLASH –памяти хранить в самой FLASH –памяти, так как переход в режим программирования приведет к невоз­можности дальнейшего ее считывания. Программа программирования долж­на располагаться в другом модуле памяти.

Для реализации технологии программирования в системе выбирается один из оследовательных портов МК, обслуживание которого осуществляет специальная программа монитора связи, расположенная в резидентном масочном ПЗУ МК. Через последовательный порт персональный компьютер загружает в ОЗУ МК про­грамму программирования и прикладную программу, которая затем заносится в память FLASH. Так как резидентное ОЗУ МК имеет незначительный объем, то прикладная программа загружается отдельными блоками (порциями). Если в МК установлен модуль масочной памяти с программой программирования, в ОЗУ загружается только прикладная программа.

Микроконтроллеры, реализующие технологию программирования в системе, часто имеют в своем составе четыре типа памяти:

FLASH –память программ, Mask ROM –память монитора связи, EEPROM –память для хранения изменяемых кон­стант и ОЗУ промежуточных данных.

Технология программирования в системе в настоящее время все шире ис­пользуется для занесения прикладных программ в микроконтроллеры, располо­женные на плате конечного изделия. Ее достоинство - отсутствие программато­ра и высокая надежность программирования, обусловленная стабильностью за­данных внутренних режимов МК.

В качестве примера приведем показатели резидентной FLASH –памяти МК се­мейства НС08 фирмы Motorola:

● гарантированное число циклов стирания/программирования - 10 5 ;

● гарантированное время хранения записанной информации - 10 лет, что практически составляет жизненный цикл изделия; модули FLASH –памяти работают и программируются при напряжении питания МК от 1,8 до 2,7 В;

● эквивалентное время программирования 1 байта памяти - 60 мкс.

Память данных.

В качестве резидентной памяти данных используется стати­ческое оперативное запоминающее устройство (ОЗУ), позволяющие уменьшать частоту тактирования до сколь угодно малых значений. Содержимое ячеек ОЗУ (в отличие от динамической памяти) сохраняется вплоть до нулевой частоты. Еще одной особенностью статического ОЗУ является возможность уменьшения на­пряжения питания до некоторого минимально допустимого уровня, при котором программа управления микроконтроллером не выполняться, но содержимое в ОЗУ сохраняется.

Уровень хранения имеет значение порядка одно­го вольта, что позволяет для сохранения данных при необходимости перевести МК на питание от автономного источника (батарейки или аккумулятора). Некото­рые МК (например, DS5000 фирмы Dallas Semiconductor) имеют в корпусе авто­номный источник питания, гарантирующий сохранение данных в ОЗУ на протяжении 10 лет.

Характерной особенностью микроконтроллеров является сравнительной не­большой объем (сотни байт) оперативной памяти (ОЗУ), используемой для хране­ния переменных. Это можно объяснить несколькими факторами:

● стремлением к упрощению аппаратных средств МК;

● использованием при написании программ некоторых правил, направленных на сокращение объема памяти ОЗУ (например, константы не хранятся как переменные);

● распределением ресурсов памяти таким образом, чтобы вместо размещения данных в ОЗУ максимально использовать аппаратные средства (таймеры, ин­дексные регистры и др.);

● ориентацией прикладных программы на работу без использования больших массивов данных.

Особенности стека.

В микроконтроллерах для организации вызова под­программ и обработки прерываний выделяется часть памяти ОЗУ, именуемая стеком. При этих операциях содержимое программного счетчика и основных ре­гистров (аккумулятора, регистра состояния, индексных и других регистров) со­храняется, а при возврате к основной программе восстанавливается. Напомним, что стек работает по принципу: последний пришел - первый ушел (Last In , First Out-LIFO).

В Принстонской архитектуре ОЗУ используется для реализации многих аппа­ратных функций, включая функции стека. В адресном пространстве памяти выде­лены отдельные области для команд, регистров общего назначения, регистров специальных функций и др. Это снижает производительность контроллера, так как обращения к различным областям памяти не могут выполняться одновремен­но.

Микропроцессоры с Гарвардской архитектурой могут параллельно (одновре­менно) адресовать память программ, память данных (включающую пространство ввода–вывода) и стек.

Например, при активизации команды вызова подпрограм­мы CALL выполняется несколько действий одновременно.

В Принстонской архитектуре при выполнении команды CALL следующая ко­манда выбирается только после того, как в стек будет помещено содержимое программного счетчика.

Из–за небольшой емкости ОЗУ в микроконтроллерах обеих архитектур могут возникнуть проблемы при выполнении программы:

● если выделен отдельный стек, то после его заполнения происходит цикличе­ское изменение содержимого указателя стека, в результате чего указатель стека начинает ссылаться на ранее заполненную ячейку стека. Поэтому после слишком большого количества команд CALL в стеке окажется неправильный адрес возврата, который был записан вместо правильного адреса;

● если микропроцессор использует общую область памяти для размещения данных и стека, то при переполнении стека произойдет затирание данных. Рассмотрим особенности сохранения в стеке содержимого регистров, обус­ловленные отсутствием команд загрузки в стек (PUSH) и извлечения из стека (POP). В таких микроконтроллерах вместо команды PUSH и POP используются две команды и индексный регистр, который явно указывает на область стека. После­довательность команд должна быть такой, чтобы прерывание между первой и второй командой не привело к потере данных. Ниже приведена имитация команд PUSH и POP с учетом указанного требования.

PUSH ; Загрузить данные в стек decrement index; Перейти к следующей ячейке стека move [ index], асе; Сохранить содержимое аккумулятора в стеке POP ; Извлечь данные из стека move асе, ; Поместить значение стека в аккумулятор increment index ; Перейти к предыдущей ячейке стека

Если после первой команды программа будет прервана, то после выполнения обработки прерывания содержимое стека не будет потеряно.

Регистровая память.

Микроконтроллеры (как и компьютерные системы) име­ют множество регистров, которые используются для управления различными внутренними узлами и внешними устройствами. К ним относятся:

● регистры процессорного ядра (аккумулятор, регистры состояния, индексные регистры);

● регистры управления (регистры управления прерываниями, регистры управ­ления таймером);

● регистры ввода/вывода данных (регистры данных и регистры управления па­раллельным, последовательным или аналоговым вводом/выводом).

По способу размещения регистров в адресном пространстве можно выделить:

● микроконтроллеры, в которых все регистры и память данных располагаются в одном адресном пространстве, т. е. регистры совмещены с памятью дан­ных. В этом случае устройства ввода–вывода отображаются на память;

● микроконтроллеры, в которых устройства ввода/вывода отделены от общего адресного пространства памяти. Основное достоинство способа размещения регистров ввода–вывода в отдельном пространстве адресов - упрощается схема подключения памяти программ и данных к общей шине. Отдельное пространство ввода–вывода дает дополнительное преимущество процессо­рам с Гарвардской архитектурой, обеспечивая возможность считывать коман­ду во время обращения к регистру ввода–вывода.

Способы обращения к регистрам оказывают существенное влияние на их про­изводительность. В процессорах с RISC–архитектурой все регистры (часто и аккумулятор) располагаются по явно задаваемым адресам, что обеспечивает более высокую гибкость при организации работы процессора.

О внешней памяти.

В тех случаях, когда для разрабатываемых приложений не хватает резидентной памяти программ и памяти данных, к микроконтроллеру подключается дополнительная внешняя память. Известны два основных способа:

● подключение внешней памяти с использованием шинного интерфейса (как в микропроцессорных системах). Для такого подключения многие микроконт­роллеры имеют специальные аппаратные средства;

● подключение памяти к устройствам ввода–вывода, При этом обращение к па­мяти осуществляется через эти устройства программными средствами. Такой способ позволяет использовать простые устройства ввода/вывода без реали­зации сложных шинных интерфейсов. Выбор способа зависит от конкретного приложения.

Как известно, одним из самых главных требований к модулю памяти (впрочем, как и к любому другому устройству) является максимальная отказоустойчивость — стабильное функционирование без сбоев и ошибок в течение как можно большего непрерывного промежутка времени. Модули памяти класса PC Registered DIMM разработаны специально для обеспечения максимальной отказоустойчивости подсистемы памяти. Кроме этого они предоставляют два отдельных режима функционирования, оптимизации доступа к микросхемам памяти и выполнения операций, речь о которых пойдет далее.

Вся последующая информация, касающаяся топологии печатной платы (PCB — Printed Circuit Board), а также рекомендаций и требований по разводке PCB, является базовой и может быть применена при рассмотрении не только конкретных типов модулей памяти, а и любых периферийных устройств, работающих на больших частотах — общая разница минимальна. Отличия во временных параметрах, отдельных монтируемых компонентах (типа специфических микросхем), используемых конкретных топологических схемах и геометрии сигнальных линий исключительно численные и зависят от типа устройства и схемы согласования, применяемых в данных модулях памяти.

В настоящей статье довольно подробно описаны как основные отличительные особенности модулей памяти типа Registered DIMM, так и требования к разводке сигнальных трасс на печатной плате, включая узкоспециализированную информацию о монтируемых компонентах, которая может быть полезна для более детального ознакомления со спецификацией. Кажущуюся на первый взгляд слишком специфической информацию просто необходимо дать, чтобы (по мере возможности) отпали многочисленные возникающие вопросы о нестабильности работы как модулей памяти в целом, так и вообще устройств. Важно, чтобы читатель понял сложность разработки и реализации конечных продуктов такого уровня, как описываемые далее модули Registered DIMM, что поможет сузить в некоторых случаях круг поиска либо необходимого оборудования, либо причины возможных проблем неисправности или нестабильного функционирования. Таким образом, данный материал, думается, будет интересен самым широким слоям пользователей: либо уже столкнувшимся с определенными проблемами, либо желающим разобраться (на абсолютно разном уровне) и узнать больше об описываемых ниже модулях памяти, либо для тех, кто еще не остановил свой выбор на необходимом продукте данного класса и занимается постоянным поиском.SDRAM Registered DIMM, как концепция Registered DIMM

Модули 168pin, 3.3V, 72bit ECC SDRAM Registered DIMM (в дальнейшем SDRAM Registered DIMM, поскольку схема ECC принята за своего рода стандарт де-факто в данных модулях) в отличие от обычных обычных SDRAM DIMM имеют усовершенствованный механизм функционирования, обеспечивающий их гарантированную работу на частоте 100 MГц. Сама спецификация РС100 разработана именно для производства памяти, работающей на частоте 100 MГц, и использует технологию, применяющуюся при производстве пакетно-конвейерной кэш-памяти, что дает возможность уменьшить время запроса/вывода данных на шине с 10 нс до 8 нс, т.е. даже меньше, чем длительность периода тактовой частоты 100 MГц шины (t CK =10 нс).

Технология производства модулей Registered DIMM предполагает:

• высокую точность импеданса (полного сопротивления) сигнальных трасс на печатной плате
• скрупулезное выполнение всех предписаний данной спецификации по отношению ко всем элементам цифрового тракта передачи данных
• жесткое выполнение программы проверки "встречных" системных таймингов (временных параметров)
• целостность сигнала (Signal Integrity) для поддержки 66/100 MГц коммутаций
• переход на сигнальный протокол SSTL_3 (однако, в большинстве случаев используется обычная низковольтная транзисторно-транзисторная логика — LVTTL)

Геометрия печатной платы Registered DIMM полностью соответствует требованиям, предъявляемым в рамках стандарта ANSI Y14.5M-1994, который сертифицирован для стандартных модулей класса Unbuffered/Buffered SDRAM DIMM.

Габаритные размеры PCB Registered DIMM
Габарит		Минимальный	Типичный	Максимальный
Длина печатной платы модуля, мм		133.22	133.37	133.52
Высота печатной платы модуля, мм			38.12	43.18
Толщина печатной платы модуля, мм		1.17	1.27	1.37
Толщина модуля, включая монтаж микросхем, мм				8.13
Высота сигнального вывода, мм		1.95	2.40	2.65
Ширина сигнального вывода, мм		0.95	1.00	1.05
Расстояние между соседними сигнальными выводами, мм			0.22
Ширина механического ключа, мм			2.00 ±0.10 mm
Примечание:	согласно ANSI Y14.5M-1994, расхождение не должно превышать ±0.13 от указанного размера

Микросхемы-регистры играют роль транзитных буферов, перераспределяя адреса, и применяются для трансляции команд с их последующей передачей в микросхему памяти с задержкой в 1 такт. Тем не менее, данное +1T пенальти обычно включается в общий цикл ожидания контроллера памяти, обслуживающего Registered DIMM, поэтому в конечном итоге не выполняется никаких фаз дополнительно вводимой задержки. Микросхема PLL значительно уменьшает нагрузку на систему синхронизации, а устройства Register — на командно-адресные сигнальные линии, что в результате позволяет использовать до 36 микросхем памяти на полную физическую строку (две физические строки или полный банк). Стандартно, микросхемы SDRAM имеют параллельную схему включения, что суммарно увеличивает потребляемый ток всеми устройствами, кроме чего не имеют возможности самоуправления (отключения) командно-адресного интерфейса. Буферные регистры наоборот обладают интерфейсом отключения входов, поэтому в состоянии деактивации ток утечки отсутствует.

Полная спецификация на модули SDRAM Registered DIMM указана в документах JESD21-C-4.5.7 и JESD JC-40, и все требования, описанные в рамках этих технических документов, должны строго выполняться сторонними разработчиками. Схемотехнические модификации не запрещаются, однако требуют жесткого согласования с требованиями, определяемыми рамками стандартов в части, касающейся сигнального интерфейса для выполнения обязательной тайминговой программы поддержки коммутаций 66/100 MГц (два специфических режима функционирования модулей Registered DIMM). После введения некоторых модификаций по оптимизации нагрузок на основные линии или маршрута прохождения сигнала (трассировка), разработанная схема должна подвергнуться тщательному анализу на специальных симуляторах и пройти лабораторные проверки по обеспечению выполнения основных требований касательно целостности сигнала и дальнейшего гарантированного четкого функционирования.

Рассмотрим подробнее особенности функционирования в системе модуля. Схема синхронизации SDRAM Registered DIMM выглядит следующим образом. От внешнего системного тактового генератора (CK97/CK98 или его эквивалента) синхросигналы поступают непосредственно на микросхему ФАПЧ, имеющую петлю обратной связи (с емкостью в цепи ОС для уменьшения фазовых ошибок) для подавления возможной девиации входящего тактового сигнала. Микросхема PLL коммутирует тактовые сигналы отдельно для микросхем SDRAM и Register с умышленным перекосом в 250 пс для обеспечения поступления большего количества адресов и увеличения длительности подготовки контрольных сигналов через микросхему Register на микросхемы SDRAM. Дополнительный перекос синхросигналов на микросхемы SDRAM и Register (±50 пс) обусловлен разностью длин сигнальных трасс к данным микросхемам на PCB. Фазовое отношение между системным синхросигналом и входным тактовым сигналом ФАПЧ является системозависимым. Кроме этого, вводится умышленный перекос 2.14 нс (±0.41нс) на тактовом входе (PCLKIN) контроллеров памяти базовых логик (например, FW82443BX или FW82443GX) от системного тактового синтезатора для совместимости с сигнальным протоколом PC100 SDRAM Unbuffered DIMM, согласно JESD21C-4.5.4-R9, чтобы была возможность использования в системе "разноплановых" модулей памяти.

В отличие от SDRAM Registered DIMM, модули DDR SDRAM Registered DIMM имеют намного расширенную параметрическую сеть, основываясь на нескольких базовых топологических схемах. Эти схемы имеют разные конфигурации по размещению компонентов на печатной плате, и, как следствие, отдельные требования по разводке и топологии модулей. Условно, в пределах спецификации, базовый дизайн модуля DDR SDRAM Registered DIMM делят на восемь групп (используемые микросхемы памяти имеют 4-х банковую внутреннюю логическую организацию):

• Группа A определяют самый широкий спектр модулей памяти, определяя объем 64, 128, 256, 512 и 1024 Mбайт с одним/двумя физическими банками и организацией модулей х64 и х72 (стандартные и с поддержкой ЕСС соответственно), используя 8/16 (базовый) и 9/18 (ЕСС) микросхемы. Монтируемые при этом 64, 128, 256 и 512 Мбит микросхемы памяти организации х8 пакуются в стандартный 66 lead TSOP корпус.
• Группа B определяет довольно узкий спектр модулей однострочной физической конфигурации, и аналогична группе А за исключением того, что рассчитана исключительно для систем с поддержкой кода коррекции ошибки (ECC-модули) и имеет двусторонний монтаж микросхем (18 штук) с организацией х4.
• Группа C и E по предлагаемому спектру аналогичны группе В, однако поддерживаемые объемы модулей 256, 512, 1024 и 2048 Mбайт говорят о более серьезном и более узком круге приложений. Модули этих групп имеют исключительно двухбанковую физическую структуру, используя 36 микросхем (монтаж высокой плотности, Stacked) с организацией х4, пакующихся в корпуса 66 lead stacked TSOP (группа C) и TSOJ (группа E).
• Группа F аналогична по спектру и организации модулям группы A за исключением того, что используются только двухсторонний монтаж микросхем памяти (16/18 штук для базовой конфигурации и ЕСС соответственно) с организацией х8 (2 физических банка), и введены переключатели на полевых транзисторах (FET-switches).
• Группа G зарезервирована для расширенных конфигураций.
• Группы H и K полностью аналогичны C и E соответственно с той разницей, что в состав модулей введены FET-switches.

В модулях DDR SDRAM Registered DIMM используют дифференциальный протокол синхронизации — дифференциальные входные синхропары CK/CK# (позитивный сигнал/негативный "двойник") точка пересечения (средняя точка, уровень опорного напряжения) которых (по фронту CK) являются опорной относительно поступления адресных и контрольных сигналов. Топология сигнальных трасс, временные протоколы и требования стандарта DDR SDRAM Registered DIMM отличаются лишь численно от общих требований Registered DIMM с упором на технологию DDR (обмен данными происходит по фронту и срезу (Both Edges) основных синхросигналов, CK#). Как и в предыдущем случае, все требования, выдвигаемые для функционирования в режиме Registered с использованием микросхем Registered и PLL, четко оговорены в рамках документа JESD JC-40. Конфигурации модулей DDR SDRAM Registered DIMM объемом 64, 128, 256, 512, 1024 и 2048 Mбайт поддерживают микросхемы памяти емкостью 64, 128, 256 и 512 Mбит организации х4/х8 (Planar Components), применяющиеся для производства планарных модулей (Planar или Unstacked DIMM), и х4 высокой плотности упаковки (High Stack Package), использующихся при реализации модулей с высокой плотностью размещения компонентов (Stacked DIMM).

Цоколевка модуля DDR SDRAM Registered DIMM полностью соответствуют стандарту DDR SDRAM DIMM с/без ECC. Ранее отсутствовавший в спецификации SDRAM Registered DIMM асинхронный LVCMOS низкоуровневый сигнал RESET# применяется для гарантированного перевода выходов микросхемы Register в активное низкое состояние по требованию. Сигналы маскирования DM, имеющие высокий активный уровень, совместно с действующими входными данными DQ имеют умышленно введенную однотактную задержку формирования после поступления команды записи. Фронт и срез сигналов DQS применяются для стробирования приема/передачи данных непосредственно по линиям DQ: в режиме передачи для считываемых данных, в режиме приема для записываемых, причем фронт и срез является командным для чтения данных, а середина строба — для записи. Вывод FETEN является опциональным и используется в конфигурациях, имеющих коммутаторы на полевых транзисторах (группы F, H и K). Линии V DDSPD , V DDID и V DD Q выполняют соответственно функции питания микросхемы SPD (данный вывод должен быть изолирован от линий питания V DD и V DD Q), идентификационного флага напряжения V DD и питания линий данных. Уникальный сигнал REGE, осуществляющий переключение между двумя специфическими режимами функционирования, отсутствует в настоящем стандарте DDR SDRAM Registered DIMM, что говорит о функционировании исключительно в режиме Registered.

Основные особенности модулей DDR SDRAM Registered DIMM можно охарактеризовать следующим образом:

• Умышленная однотактная задержка на входах микросхем Register (One-clock Delay Registered Inputs)
• Стандартная для Registered DIMM синхронизация через PLL для снижения нагрузки на линии CKE
• Ввод команд происходит по каждому положительному перепаду CK
• Выравнивание данных для чтения по фронту/срезу DQS, выравнивание данных для записи по центру DQS
• Внутренняя конвейеризированная архитектура DDR
• Двунаправленное стробирование приема/передачи данных при помощи линий DQS (Source-Synchronous Data Capture)
• Исключительно четырехбанковая внутренняя архитектура микросхемы для совмещенных операций и уменьшения задержек при выполнении регенерации массива
• Программируемая длина пакетов (BL=2, 4, 8, Page)
• Поддержка всех режимов регенерации (автоподзаряд, авторегенерация и саморегенерация), включая максимальный цикл 15.625 m s

Идентификация модуля системой происходит, как обычно, при помощи схемы последовательного детектирования (см. пример карты программирования), оговоренной в рамках JEDEC ballot JC-42.5-5-99-102, описывающего стандарт стандарт SPD для DDR SDRAM Registered DIMM. Однако данное требование целиком опирается на основной стандарт последовательного детектирования, описываемый в упоминающемся ранее документе JESD21C-4.1-R91.

Габаритные размеры PCB DDR SDRAM Registered DIMM полностью соответствуют типоразмерам Registered DIMM, приводимым ранее. Топологическая схема предусматривает соответствие материала печатной платы требованиям UL-94V-0, задержку распространения по внутренним слоям (Soi) 2.0-2.2 нс/фут, задержку распространения по внешним слоям (Sou) 1.6-2.2 нс/фут, полное сопротивление трассы (Zo) 54-66 Ом и восьмислойную схему 4/6 mil типа S-G-P-S-S-P-G-S.

Общие требования по трассировке и расчету параметров модулей Registered DIMM сводятся к рассмотрению нескольких моментов в расчете топологии модуля и размещении связующих компонентов. Для стандартов SDRAM Registered DIMM и DDR SDRAM Registered DIMM данные требования и различия носят численный характер, поэтому конечный производитель должен учитывать настоящие рекомендации. Рассмотрим требования для DDR SDRAM Registered DIMM.

Задержка подачи управляющих синхросигналов к микросхемам памяти на модуле оптимизирована для высокоскоростных операций на уровне топологии и трассировки печатной платы. Полная задержка поступления синхросигнала складывается из времени задержки распространения от интерфейса модуля до входных выводов микросхемы PLL, времени задержки распространения по сигнальной трассе от микросхемы ФАПЧ до микросхемы SDRAM и задержки "pin-pin" на пассивных компонентах типа серий резисторов. Эта суммарная задержка рассчитывается и моделируется непосредственно производителем модуля согласно общей спецификации и требованиям к тайминговой программе конкретной сигнальной группы. Иными словами, предлагается конкретная базовая модель с точно рассчитанными параметрами (Reference Net, например, в случае DDR SDRAM Registered DIMM семь модификаций — A, B, C, E, F, H и K), имеющая конкретную топологию, изменяя которую добиваются оптимизации согласования по таймингам и маршрута сигналов, однако установленные временные и нагрузочные параметры остаются постоянными.

Изначально, номинальная задержка распространения сигнала от входа PLL до входа соответствующей микросхемы принята за 0 пс. Промежуток подачи синхросигнала на вход микросхемы ФАПЧ не должен регулироваться источниками вариаций временных параметров, включающих входную емкость PLL, допустимые отклонения номиналов использующихся резисторов и емкостных характеристик выводов, а также импедансных вариаций (изменение полного сопротивления), которые могут давать эффект. Однако, реализуя эти вариации, можно изменять и контролировать задержку в промежутке ±100 пс на рассматриваемом участке.

Наиболее важный фактор, влияющий на параметры опорного синхросигнала — это обеспечение четко рассчитанного промежутка поступления синхросигнала на микросхему памяти. Базовый дизайн модуля памяти предполагает заранее рассчитанную сеть параметров со стандартными задержками. Конкретный производитель конечного модуля может изменять эти параметры в пределах ранее указываемого промежутка (±100 пс) при помощи петли обратной связи в цепи микросхемы PLL, учитывая возможные "всплески". Данное значение не включается в крайний результат "погрешности" временного перекоса на PLL, возникновения фазовой ошибки и отклонения от номинала конденсатора в цепи ОС.

Все вносимые изменения в базовую модель требуют тщательной перепроверки новой модели. Моделирование позволяет непосредственно каждому производителю модуля памяти добиваться комбинированием параметров номинального 0ps отношения между входящим синхросигналом микросхем Register и микросхем памяти (синфазность). Данное условие довольно критично и его анализ позволяет рассчитывать и точно удерживать требуемые характеристики, составляющие такой параметр, как целостность сигнала (Signal Integrity) на входах микросхем памяти и Register. Например, там где "регистровые" синхросигналы не "вмещаются" в идеальное тайминговое окно (четкое совпадение соответствующих значений на конкретном участке), не менее критичные пост-регистровые тайминги необходимо корректировать для обеспечения четкого выполнения операций и гарантированного функционирования модуля, а также устранения возникновения возможных "плывущих" таймингов (рассредоточение временных параметров).

Общая маркировка модулей памяти DDR SDRAM Registered DIMM аналогична стандартным DDR SDRAM DIMM и предусматривает схему PCxxxxm-abcd-ef. Здесь хххx — результирующая частота функционирования модуля памяти (200/266A/266B), m — тип используемого модуля памяти (R — Registered, U - Unbuffered), a — задержка выдачи сигнала CAS# (CL — CAS# Latency) при записи в маркировке не использует десятичную точку (например, 25 — CL=2.5 нс), b — задержка между сигналами RAS# и CAS# (t RCD — RAS#-to-CAS# Delay Time), c - длительность перезаряда линии RAS# (t RP — RAS# Precharge Time), d — номер ревизии SPD, e — тип используемого базового дизайна (A, B, C, E, F, H или K) f — номер используемой ревизии стандарта. Например, PC200R-25330-A1.Заключение

Итак, после краткого технического экскурса становится очевидным область применения модулей Registered DIMM — это, конечно же, системы с максимальной степенью отказоустойчивости (например, сервера), базирующиеся, на логических наборах, поддерживающих модули PC Registered DIMM. Например, SDRAM Registered DIMM поддерживается наборами i82440BX и i82440GX производства Intel и логиками ServerWorks ServerSet III xE производства ServerWorks, а модули DDR SDRAM Registered DIMM — чипсетами AMD-760MP и AMD-760MPX. Для такого заключения есть абсолютно все основания: наличие на модуле отдельной реализации фазовой автоподстройки частоты с обратной связью (PLL) для стабилизации протокола группы синхросигналов и уменьшения нагрузки на сигнальные линии, 72bit организация модуля с кодом коррекции ошибок (ECC) для выделения и устранения возможных ошибок, наличие специализированной микросхемы страничной адресации (Registered), плюс, схемотехнически индивидуальный подход с некоторыми собственными правилами разводки и монтажа — требования для «встречного» согласования по временным параметрам и минимизации влияния ЭМИ.

Необходимо заметить, что, поскольку модуль памяти Registered DIMM является довольно специфическим устройством с особенностями функционирования, далеко не каждый логический набор (чипсет) поддерживает эту разновидность модулей синхронного ДОЗУ. Производитель материнской платы, использующий такой чипсет, обязан предоставить список вендоров (конечных производителей), модули памяти которых успешно прошли тестирование на данной платформе. Поэтому для компоновки конечной системы следует подбирать модули памяти согласно предлагаемого списка производителя платформы сертифицированных модулей памяти. Справедливости ради надо также заметить, что некоторые производители материнских плат полностью исключают поддержку модулей, отличных от Registered DIMM (в такой системе обычные модули Unbuffered DIMM функционировать не будут), поэтому необходимо внимательно изучать спецификацию желаемой платформы.